

Сумматор — логический операционный узел, выполняющий арифметическое сложение кодов двух чисел. При арифметическом сложении выполняются и другие дополнительные операции: учёт знаков чисел, выравнивание порядков слагаемых и тому подобное. Указанные операции выполняются в арифметическо-логических устройствах (АЛУ) или процессорных элементах, ядром которых являются сумматоры.

В зависимости от системы счисления различают:

- двоичные;
- двоично-десятичные (в общем случае двоично-кодированные);
- десятичные;
- прочие (например, амплитудные).


По количеству одновременно обрабатываемых разрядов складываемых чисел:

- одноразрядные,
- многоразрядные.

Простейшим двоичным суммирующим элементом является четвертьсумматор.

Происхождение названия этого элемента следует из того, что он имеет в два раза меньше выходов и в два раза меньше строк в таблице истинности по сравнению с полным двоичным одноразрядным сумматором. Наиболее известны для данной схемы названия: элемент “сумма по модулю 2” и элемент “исключающее ИЛИ”. Схема (рис. 1) имеет два входа a и b для двух слагаемых и один выход S для суммы. Работу её отражает таблица истинности 1 (табл. 1), а соответствующее уравнение имеет вид

$$S = \bar{a}b + a\bar{b} = a \oplus b$$



Таблица

1	a	b	S
0	0	0	0
0	1	1	1
1	0	1	1
1	1	0	0


Полусумматор (рис. 3) имеет два входа a и b для двух слагаемых и два выхода: S —

Лекция 6. Сумматоры

Автор: Александр
03.03.2009 12:33

сумма, P — перенос. Обозначением полусумматора служат буквы HS (half sum — полусумма). Работу его отражает таблица истинности 2 (табл. 2), а соответствующие уравнения имеют вид:

$$\left. \begin{aligned} S &= \bar{a}b + a\bar{b} = a \oplus b \\ P &= ab \end{aligned} \right\}$$



Таблица

2a b P S

0 0 0 0

0 1 0 1

1 0 0 1

1 1 1 0

Для сложения двух многоразрядных двоичных чисел используют многоразрядные сумматоры, представляющие собой в простейшем виде последовательное соединение одноразрядных сумматоров:

